CN1474438A | 新北建案查詢網
![CN1474438A](https://i.imgur.com/S66pH4T.jpg)
Otherlanguages:English;Inventor:赖经纶:王锡伟;CurrentAssignee...ApplicationfiledbyTaiwanSemiconductorManufacturingCoTSMCLtd.2002-08-06.
![CN1474438A](https://i.imgur.com/S66pH4T.jpg)
技术领域
本发明是有关于一种金属层间介电结构的氧化物盖层,特别有关于一种以高密度电浆-源射频(HDP-SRF)的化学气相沉积方法所制作的氧化物盖层,可解决金属层的伸张应力过大而导致氧化物盖层产生裂缝缺陷的问题。
对于尺寸大于0.4μm的半导体元件而言,电路的RC时间延迟是由前段制程所决定,其包括有CMOS的驱动电容和负载电阻(load resistance)。但是,随着元件尺寸缩小至0.35μm以下,前段制程的RC时间延迟会随之减少,而后段制程所引发的RC时间延迟会随之增加。为了改善这个问题,一种方式是以铜线取代传统铝线来降低金属层的电阻值,另一种方式是使用低介电常数的介电质来制作IMD层,其可以有效降低电容值。目前在0.35μm以下的CMOS电路制程中,已被整合使用的低介电常数的介电质材料是氟掺杂的二氧化硅(fluorinatedSiO2,FSG),其整体介电常数约为3.5,可籍由HDPCVD或PECVD制程填补0.35微米以下的金属线之间的隙缝。但是FSG内的氟离子的稳定性不佳,因此会在FSG层表面上沉积一氧化物盖层,以防止氟离子扩散所导致的插塞的阻值变高及导线腐蚀的问题。
请参阅图1,其显示一般的IMD结构的剖面示意图。于前段制程制作完成之后,一半导体硅基底10内包含有未显示元件及电路,并覆盖有一介电层12。而于后段制程中,先在介电层12的表面上定义形成复数个第一金属层14I,其材质可采用AlCu,可做为第一层内连导线。然后于介电层12以及第一金属层14I的整个表面上均匀覆盖一富含硅的氧化物(silicon-rich oxide,SRO)层16,随后利用HDPCVD方法沉积一HDP-FSG层18,可填满第一金属层14I之间的空隙。跟著,利用PECVD方法沉积一PE-FSG层20,可补偿HDP-FSG层18表面的凸起与凹陷的不平整。最后,藉由CMP方法将PE-FSG层20表面平坦化直至达到IMD结构所需的厚度,再利用PECVD制程于PE-FSG层20表面上沉积一氧化物盖层22,便大致制作完成IMD结构。后续可于IMD结构的平坦表面上制作复数个第二金属层14II,以作为第二层内连导线。
...設備工程師 | 新北建案查詢網
107學年度業界師資師資介紹 | 新北建案查詢網
101學年度傑出校友 | 新北建案查詢網
經營團隊 | 新北建案查詢網
究之文@ Ψ創世神殿Ψ | 新北建案查詢網
經濟部工業局設立半導體學院計畫國立交通大學設備工程師人才 ... | 新北建案查詢網
CN1474438A | 新北建案查詢網
台積電高層大搬風,兩位新副總經理為何都不是台灣人? | 新北建案查詢網
Tag | 新北建案查詢網
![](https://i.imgur.com/S66pH4T.jpg)
【新北市林口區】林宏達 - 新北市林口區工四路34號
林宏達評價好嗎?是哪個建商蓋的?地址在哪邊?這邊幫大家以條列的方式,將林宏達資訊整理在下方:建案名稱:林宏達地址:新...